

POKAZNA VEŽBA 3

Priprema za I kolokvijum

ZADATAK


U VHDL jeziku za opis hardvera opisati i simulirati digitalni sistem prikazan na slici koji predstavlja jednostavnu aritmetičko-logičku jedinicu.

Ulazi digitalnog sistema:

- **IA [7:0]** – prvi ulazni operand koji se preuzima „dekodovan“, tj. kao indeks jednog od 8 bita,
- **iB [2:0]** – drugi ulazni operand koji se preuzima „kodovan“ u binarnoj predstavi,
- **iSEL [1:0]** – izbor operacije.

Izlazi digitalnog sistema:

- **oY [3:0]** – rezultat operacije,
- **oZERO** – oznaka da li je rezultat operacije jednak nuli.



Slika 1. Aritmetičko-logička jedinica

Operacije koje aritmetičko-logička jedinica podržava su:

- zbir dva ulazna operanda,
- zbir dva ulazna operanda podeljen sa 4, tj. aritmetički pomeren u desno za 2 mesta,
- gornja 4 bita dekodovane vrednosti drugog operanda,
- donja 4 bita dekodovane vrednosti drugog operanda.

Sistem simulirati izvršavajući svaku od operacija bar jednom, sa bar 2 različite vrednosti na svakom operandu. Bar jedan od slučajeva treba da rezultuje nulom i bar jedan od slučajeva brojem različitim od nule.